(54) ACTIVE DEVICE

(43) 29.6.1990 (19) JP (11) 2-170134 (A)

(21) Appl. No. 63-324911 (22) 23.12.1988


(71) SEIKO EPSON CORP (72) TAKASHI SATO

(51) Int. Cl⁵. G02F1/136,G09F9/30,H01L49/02

PURPOSE: To obtain a sharp, high-contrast image by providing a 2nd electrode on a 1st electrode across a ferroelectric layer and forming a nonrectangular

area where the 1st and 2nd electrodes overlap with each other.

CONSTITUTION: The 1st electrode 13 made of ITO is provided on an insulation substrate 12, the ferroelectric layer 14 is provided thereupon, and the 2nd electrode 15 made of Al is provided further thereupon. An α area is the active layer of the active device, the (x)-directional and (y)-directional lengths (x) and (y) are not equal to each other, and the area is not rectangular. On this substrate D, a substrate E obtained by making an electrode 17 of ITO on an insulation substrate 16 is arranged and liquid crystal F is charged between the substrates D and E to form a liquid crystal panel. Consequently, the (x) and (y) of the substrate 12 becomes uniform and uniform display characteristics are easily formed.



m: α area

(54) THIN-FILM FIELD EFFECT TYPE TRANSISTOR ELEMENT ARRAY

(43) 29.6.1990 (19) JP (11) 2-170135 (A)

(21) Appl. No. 63-326841 (22) 23.12.1988


(71) NEC CORP (72) HIROAKI MORIYAMA

(51) Int. Cl5. G02F1/136,G09F9/30,H01L29/784

PURPOSE: To reduce film forming processes by forming gate bus lines of metallic films and forming picture element electrodes, drain and source electrodes of FETs, and the connecting wiring parts of drain bus lines formed in an island

shape of transparent conductive films.

CONSTITUTION: The film of chromium is formed on a glass substrate 1 and is patterned to form the chromium gate electrodes 2a, the chromium drain buss lines 3a, and the chromium drain bus lines 5a. An SiN_x film 7, an a-Si:H film 8, an n+a-Si:H film 9 are then laminated by a CVD method. these films are patterned to form the islands of the films 7 to 9 on the electrodes 2a and the bus lines 3a. More specifically, mask patterns (MP) are formed of a photoresist (PR) and the films 7 to 9 of the parts not coated with the PR are removed by dry etching; further, the PR is peeled. The film of ITO is the formed and is patterned by using the MP to form the transparent picture element electrodes 6b, the drain electrodes 4, the source electrodes 14, and the drain bus lines 5b connecting the drain bus lines made in the island shape.



(54) THIN-FILM TWO-TERMINAL ELEMENT TYPE ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE

(43) 29.6.1990 (19) JP (11) 2-170136 (A)


(21) Appl. No. 63-326824 (22) 23.12.1988

(71) NEC CORP (72) YOSHIHIKO HIRAI(1)

(51) Int. Cl⁵. G02F1/136,G09F9/30//H01L49/02

PURPOSE: To improve the asymmetry of a voltage-current characteristic and to improve image quality and capacity by providing an amorphous Si layer doped with boron between the metal having a metal-insulator-metal structure and an insulator.

CONSTITUTION: A lower glass substrate 1 is coated with a protective layer 2 consisting of SiO₂, etc. Cr is formed as a metal electrode thereon and is patterned to an island shape to form lead electrodes 3. After an a-Si layer 4 doped with the boron is formed by a glow discharge cracking method, an Si nitride layer 5 and an a-Si layer 6 are successively formed by the glow discharge cracking method. An upper electrode 7 consisting of Cr and a lower transparent electrode 12 consisting of ITO are formed thereon. An upper transparent electrode 10 is formed on an upper glass substrate 8 and if necessary, a glass protective film 9 is formed. The substrates 1 and 8 are subjected to an orientation treatment and are then stuck to each other via spacers. An 7N liquid crystal 11 is injected into the cell after sealing.



⑩ 日本国特許庁(JP)

⑩特許出願公開

平2-170135 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別配号

庁内整理番号

❷公開 平成2年(1990)6月29日

G 02 F G 09 F 1/136 9/30 29/784 5 0 0 3 3 8

7370-2H 6422-5C

H 01 L 29/78 8624-5F

3 1 1 Α

審査請求 未請求 請求項の数 1 (全8頁)

60発明の名称

薄膜電界効果型トランジスタ素子アレイ

顧 昭63-326841 创特

顧 昭63(1988)12月23日 22出

@発明者 森 山

明 浩

東京都港区芝 5 丁目33番 1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 の出願 人

弁理士 内 原 四代 理 人

1. 発明の名称

隊艇電界効果型トランジスタ業子アレイ

2. 特許請求の範囲

透光性絶磁基板上にゲートパスラインとドレイ ンとがマトリックス状に形成され、前記ゲートパ スラインと前記ドレインパスラインとの各交登部 付近に薄膜電界効果型トランジスタが形成され、 各々の前紀薄膜電界効果型トランジスタには画業 電極が接続された薄膜電界効果型トランジスタ素 子アレイにおいて、

ゲート電極、前配ゲートパスライン、前配ドレ インパスラインは間一の金属膜で形成され、

前記金属膜により形成された前配ドレインパス ラインは前配ゲートパスラインとの各交差部付近 で分離されて島杖化され、

透明導電膜により、前記画米電優、前記等膜電 界効果型トランジスタのドレイン、ソース電優、

及び前配島长化された各ドレインパスラインの接 統配線部が形成されていることを特徴とする薄膜 電界効果型トランジスタ素子アレイ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、特にアクティブマトリックス型被晶 ディスプレイに用いる薄膜電界効果型トランジス タ東子ナレイに関するものである。

(従来の技術)

携帯型コンピュータや壁掛けテレビ用のフラッ トパネルディスプレイとして被晶ディスプレイが 注目されている。その中でもガラス基板上にアレ イ化した篠膜電界効果型トランジスタを形成し、 各画泉のスイッチとして用いたアクティブマトリ ックス方式はフルカラー表示が可能であることか **らテレビなどへの応用が期待され、各機関で活発** 化開発が行なわれている。 とのアクティブマトリ ックス型液晶ディスプレイの実用化のためには低 コスト化が重要な課題であり、その対策として構 選及びプロセスの簡略化がある。 存版電界効果型トランジスタのゲート電極をソースドレイン電優よりもガラス基板側に形成する逆スタガード方式においては、従来の技術としては、 3 枚のマスクを用いた製造方法がある(例えば、特開 昭 6 2 - 2 8 6 2 7 1)。

第3回(a)ないし(B)は従来の方法を基本にした薄膜電界効果型トランシスタ案子アレイを形成する一工程図であり、(d)、(d)、(d)は上部から見た平面図のA-A'、B-B'、C-C'、D-D' の断面図である。第3図において、1は透光性絶縁基板であるガラス基板であり、2a及び6aはそれぞれクロム(Cr)ゲート電極及びクロム面素電極である。また2b及び6bは透明薄電膜から構成される透明ゲート電極及び透明画素電極である。また7は窒化シリコン(SiNx)、8は水素化アモルファスシリコン(a-Si:H)、9は換をドーブしたn型水素化アモルファスシリコン(a-Si:H)、9は換をドーブしたn型水素化アモルファスシリコン(n+-a-Si:H) である。さんに4はドレイン電板、5aはクロムドレイン

- 3 -

クロムドレインパスライン 5 a 付近の積冶膜を残 して、それ以外の部分のSiNx7、a-Si:H8、 n⁺-a-Si:H9 を除去する(第3図(c)、(d))。 そして、さらに餌2の金綱としてクロムを成膜し **元後、第3のマスクを用いてフォトリングラフィ** 法により、第2のクロムのエッテングを行ない、 クロムドレインパスライン5a、ドレイン電低4、 ソース電優14を形成し、さらにエッチングを進 めて透明画業電価6b上の第1のクロムからなる クロム画楽電観 6 a を除去する。このとき間時に、 複膜トランジスタ10及びクロムドレインパスラ イン5aとの交差部以外の、送明ゲート**包包**6b 上の第1のクロムからなるクロムゲート電価も除 去される。そして、同一のレジストバターンを便 用して n⁺-a-Si:H9 をエッチングすることに より、ドレイン電艦4とソース電極14間のn殻 アモルファスシリコンを飲去し、奪換電界効果型 トランジスタ10のチャネル部を形成する(第3 図(e)、(f))。との場合には、ゲートパスライン 3 は薄膜トランジスタ10及びドレインパスライン ドスタイン であり、同一の工程で形成され一体化されている。 薄膜電界効果型トランシスタ10(第3図(e))の チャネル部をはさんでドレイン電価4の反対側に 配置されたソース電価14はクロム画素電価6 a を介して透明画素電価6 bに接続されている。

ゲート電極及びドレイン電極としてクロム、ゲート絶縁膜としてSiNx、半導体膜としてa-Si:H、n型半導体膜として嫌をドープしたn+-a-Si:H、透明導電膜としてインクウム、鍋の酸化物(Indium Tin Oxide:ITO)を使用して、従来の薄膜電界効果型トランシスタアレイを作製する工程を第3図を用いて説明する。まず、ガラス基板1上にITO及び第1の金叉としてインクロムを機構し、第1のマスクパターンを間板2a、クロムを機構し、第1のマスクパターンを間板2a、クロム電低6bを形成する(第3図(a)、(b))。次にSiNx7、a-Si:H8、n+-a-Si:H9を順次機構し、第2のマスクを用いてフォトリソグラフィ法により、海膜電界効果型トランシスタ10及び

5 との交差部では第1のクロムとITOの機構構造であるが、それ以外の部分ではITOのみから構成される(第3図(g))。

- 4 --

通常、遊スタガード型輝熊トランジスタ丁レイを作製するためには5~7枚のマスクパターンが 必要とされるが、前述の方法によれば、マスク数 3枚で薄膜電界効果型トランジスタアレイを形成 できる。

(発明が解決しよりとする課題)

さて、ディスプレイの要示サイズの大型化にと もない配線長が増大し、高精細化にともない配線 幅は減少する。したがって、配線抵抗が増加する ので、ゲートパスライン及びドレインパスライン に印加された電圧は、配談容景との作用で伝搬型 延を生ずる。との伝搬型延によって、各専膜トラ ンジスタへの電圧の印加が不十分となるので、個 号電圧の各面案へ書き込みが不十分となり、表示 品質の低下をもたらす。毎に、ゲートパスライン の場合、ディスプレイにかいて横方向に配置され るので配線長が長く、配線抵抗が高い。さらにド レインパスラインとの交差部における容量や導膜 トランジスタのチャネル容量など、配額容量が大 きいので、伝搬遅延の影響がドレインパスライン よりも大きい。そして、第3凶(もの平面凶からわ かるように、ゲートパスラインの一部は金属と比 較して比抵抗が数十倍から数百倍高い透明導電膜 から形成されているので、配線抵抗は高く、影響 はさらに大きい。また、第3図(e)の薄膜電界効果 型トランジスタ10付近には a-Si :H 8 層が存 在するために薄膜電界効果型トランジスタ10の チャネル長及びチャネル幅の規定が困難であった。 本発明は、マスクバターンを 3枚より増加させ ることなく、ゲートパスラインを金銭から形成し、 さら化成膜プロセスを減少させることが可能な導 **籐電果効果型トランジスタ素子アレイを提供する** ととを目的としている。

(課題を解決するための手段)

本発明は、透光性絶縁基板上にグートパスライ ンとドレインパスラインとがマトリックス状化形 成され、前記ゲートパスラインと前記ドレインパ

- 7 -

第2の金属の計6回の成膜が必要であったが、本 発明の構造によれば、第2の金属の成膜は必要な いので、プロセスが簡略化できる。

(実施例)

第1図(a)ないし(g)は、本発明による構造を持つ 薄膜電界効果型トランジスタ素子アレイの製造方 法の一実施例を示す工程図であり、(a)、(c)、(e)は 上部から見た平面図であり、(t)、(d)、(f)、(g)はそ れぞれ各平面図のA-A'、B-B'、C-C'、D-D' の断面図である。第1図において、1は透光性絶 縁基板であるガラス基板であり、2g及び3gは 金鋾としてクロムを使用したクロムグート電極及 びクロムゲートパスラインである。そして 5 a は 同じくクロムから形成したクロムドレインパスラ インで島状化形成されている。また7は毀化シリ コン (SiNx)、8は水素化アモルファスシリコン (a-Si:H)、 gは燐をドープしたn型水素化ア モルファスシリコン (n⁺-a-Si:H)である。そ して、5b、6bはそれぞれITOから形成され た、透明ドレインパスライン、透明画業電極であ

(作用)

本発明の薄膜電界効果型トランジスタ素子 Tレイによれば、配線抵抗の影響が大きいゲートパスラインの全部分を金編から構成できる。また、トランジスタのチャネル長及びチャネル幅の規定が確実である。さらに、従来は、透明導電膜、第1の金属、ゲート絶縁膜、半導体膜、n型半導体膜、

-8-

る。さらに、 4 及び 1 4 はそれぞれ、ドレイン電 値、ソース電極である。

第1図を用いて本発明の構造を持つ薄膜電昇効 果型トランジスタ素子アレイの製造方法を説明す る。まず、ガラス基板1上にスパッタ法により 1000Åのクロムを成擬し、第1のマスクバター ンを用いてフォトリングラフィ法により、クロム ゲート電低2a、クロムドレインパスライン 3a、 クロムドレインパスライン 5 aを形成する(第 1 図(a)、(b))。具体的には、第1のマスクパターン をフォトレジストで形成し、ウエットエッチング 法化よりフォトレジストに優われていない部分の クロムを除去する。とのクロムのエッチングは、 CC 14 を用いたドライエッチング法でもよい。 そして、エッチング後、フォトレジストを剝離す ることにより第1のマスクパターンを用いたフォ トリソグラフィが終了する。マスクパターンの特 敬としては、ドレインパスラインがゲートパスラ インとの交差部付近において、分離されて島状化 されているととである。 次化、プラズマCVD

(Chemical Vapor Deposition) 佐化 £ 9 . SiNx 7. a-Si:H 8. n+-a-Si:H 9 を順次成膜、検層する。なお、SiNx7、a-Si :H 製 8 、 n + - a - S i :H 9 の襲摩はそれぞれ、 3000Å、2000Å、500Åである。その後、 第2のマスクパダーンを用いてフォトリングラフ ィ 法により、クロムゲート電艦2a及びクロムゲ ートパスライン 3 a 上に S i Nx 7、a - S i :H 8、 n⁺-a-Si:H 9の島を形成する (鶴 1 図(c)、(d))。 具体的には、フォトレジストで第 2 のマスクバタ ーンの形状を形成する。そして、CF cガスを用い たドライエッチング法によりレジストに優われて いない部分のSiNx7、a-Si:H 8、n⁺⁻a-Si :H 9を除去し、さらにフォトレジストを剝離す る。その次に、スパッタ法によりITOを500Å 成譲した優に築るのマスクパターンを用いてフォ トリングラフィ法により透明画案電極6b、ドレ イン電極4、ソース電極14及び島状化されたド レインパスラインをそれぞれ袋続するための透明 ドレインパスライン 5 b を形成する。具体的には、

-11-

ブレイの縦方向に配置されるのでゲートパスラインより長さが短いこと、薄膜電界効果型トランジスタの容量についてはドレイン電振側のみ考慮すればよいととから、配線抵抗、配線容量による信号の伝搬遅延は短い(参考、昭和62年電子情報通信学会秋期大会半導体・材料部門予稿集185ページ)。したがって、信号電圧の書き込み不足による表示品質の低下をもたらすことのない、より大きなディスプレイが実現できる。

本実施例においては、透明導電膜としてITOを用いたが、IngOs や SnOsも使用できる。また、ゲート絶縁膜として、SiNgのかわりにSiOgを用いてもよい。さらに、ゲートパスライ

フォトレジストで解 3 のマスクパターンの形状を 形成し、ウエットエッテング法によりレジストの ない部分の I T O を除去する。そして、同一のレ ジストパターンを使用して n⁺-a-Si:H 9をエ ッチングすることにより、ドレイン電低 4 とソー ス電価 1 4 間の n⁺-a-Si:H を除去し、薄膜 界効果型トランジスタ1 0 のチャネル部を形成す る(第1 図(e)、(f)、(g))。最後にフォトレジスト を除去することにより、薄膜 電界効果型トランジスタ素子アレイが完成する。

以上の製造方法に述べたように、本実施例による薄膜電界効果型トランジスタアレイは、第1図のでの平面図及び(回の断面図に示すように、ゲートバスライン3は全部分をクロムから形成できる。クロムの抵抗はITOの1/20程度であるので、従来の一部ITOから構成されていたゲートバスラインと比較して、1桁程度低い配線抵抗のゲートバスラインが実現できた。なお、本実施例の場合にはドレインバスラインが一形ITOから構成されるが、ドレインバスラインにおいてはディス

-12-

ンのクロムのかわりに、タンタル、アルミニウム、 モリブデン等の他の金属を用いるととも可能であ ュ

本発明による他の薄膜電界効果型トランジスタ 素子アレイの平面図を第2図に示す。 この場合に は、ITOをクロムゲートバスライン3a上にも 配置することにより、ゲートパスラインの2g配 綾を行ない、断線を防止している。また、ドレイ ンパスラインにおいても、ITOから形成された 透明ドレインパスライン5b延長してドレイン電 低4に接続し、さらに隣の透明パスタインとも接 洗することにより、ドレインパスラインの低抵抗 化と、2g配線による断線防止策が施している。 この他は前述の実施例と同じである。

(発明の効果)

以上述べてきたように、本発明の薄膜電界効果 型トランジスタアレイによれば、ゲートパスライ ンの低抵抗化が可能となり、信号パルスの伝搬選 延を原因とした信号電圧の書き込み不足による安 示品質の低下をもたらすことのない、より大きな ディスプレイが実現できる。さらに、本発明の薄膜電界効果型トランジスタの製造に瞬しては、従来と比較して成膜工程が1回成少し、ディスプレイの製造コスト、歩留まりの点から有利であるので、実用上有効である。

4. 図面の簡単な説明

第1図(a)ないし(g)は、本発明による薄膜電界効果型トランジスタ素子アレイの一実施例の製造工程を説明する平面図及び断面図、第2図は他の実施例の平面図、第3図(a)ないし(g)は、従来の薄膜電界効果型トランジスタ素子アレイの製造工程を説明する平面図及び断面図である。

似において


1 ……ガラス基板、2 a ……クロムゲート電極、2 b ……透明ゲート電極、3 a ……クロムゲートパスライン、4 ……ドレイン電極、5 a ……クロムドレインパスライン、5 b ……透明ドレインパスライン、6 a ……クロム陶米電極、6 b ……透明断素電極、7 …… SiN_x、8 …… a-Si:H、


-15-

g n+a-Si:H、 1 0海膜電昇効果設ト ランジスタ、1 4ソース電板。


代理人 弁理士 内 原 音


-16-








第 1 図











第 3 図

